PRACTICA 8

OBJETIVOS:

Aplicar los conocimientos adquiridos en el tema 3, sobre registros de desplazamiento y contadores.

MATERIAL NECESARIO:

-biestable D 4013
-biestable JK 4027
-puertas OR y AND

PASOS A SEGUIR:

Diseñar un registro de desplazamiento de 4bits que reuna la siguienes condiciones:
a) Entrada de datos serie E controlada mediante una señal de validación A=1.
b)Entrada de datos paralelo que se llamara P0 P1 P2 P3 controlada mediante una señal de validación A=0.
La carga de datos ha de estar sincronizada con los pulsos de reloj.
c)Salida de datos serie paralelo.

CUESTIONES.

1)Implementar el circuito con biestables D 4013 y las puertas lógicas necesarias.

Do= PO A' +E A
D1= P1 A' +Q0 A
D2= P2 A' + Q1 A
D3= P3 A' +Q2 A

2) Como varía el circuito si se utilizaran biestables JK del tipo 4027.

3) ¿Cómo se verá modificado el circuito para que el desplazamiento sea a izquierdas (serie paralelo)?

L’/R	D0	D1	D2	D3
0	Q1	Q2	Q3	I
1	I	Q0	Q1	Q2

Do= Q1 (L’/R)’ + I L’/R

D1= Q2 (L’/R)’ + Q0L’/R

D2= Q3 (L’/R)’ + Q1L’/R

D3= I (L’/R)’ + Q2L’/R

4) Implementarla carga en paralelo de forma asíncrona:

A	P0	PR0	CLR0
0	0	0	1
0	1	1	0
1	0	0	0
1	1	0	0

PR= A’ P0

PR = A’ P1

PR= A’ P2

PR = A’ P3

CL=A’ P0’

CL= A’ P1’

CL = A’ P2’

CL= A’ P3’

Tiempo invertido: 2semanas de clase aproximadamente.

MEMORIA “PRÁCTICA7”

Objetivos:

Aplicar los conocimientos sobre registros de desplazamiento del tema3 .

Material utilizado:

· Dos biestables D del tipo 7474

· Puertas NAND.

Pasos a seguir:

Diseñar un registro de desplazamiento de 3bits que verifique las siguientes especificaciones:

A) El sistema ha de disponer de una línea de entrada de datos serie (I) y proporcionar su salida en paralelo (Q0 Q1 Q2)

B) Dispondrá de la posibilidad de desplazamiento en ambos sentidos en función del estado de una señal externa L'/R (izquierda /derecha) ; de tal forma que si L'/R = 0 se realizará un desplazamiento de datos a izquierdas y si L/R=1 el desplazamiento será a derechas.

C) Se utilizará biestables D del tipo 7474 y puertas NAND de dos entradas.

TABLA DE VERDAD.

L'/R	D0	D1	D2
0	Q1	Q2	I
1	I	Q0	Q1

FUNCIONES:

D0 = Q1( L'/R)' + I L'/R

D1 = Q2 (L'/R)' + Q0 L'/R

D2 = I (L'/R)' + Q1 L'/R

HOMOGENEIZACIÓN CON PUERTAS NAND:

*D0 = Q1( L'/R)' + I L'/R

D0 =( Q1( L'/R) + I L'/R)''

D0 =( ( Q1( L'/R)')' +( I L/R)’)’

* D1 = Q2 (L'/R)' + Q0 L'/R
D1 = (Q2 (L'/R)' + Q0 L'/R)'
D1 = ((Q2 (L'/R)')' +( Q0 L'/R)')'

*D2 = I (L'/R)' + Q1 L'/R

D2 = (I (L'/R)' + Q1 L'/R)''

D2 = ((I (L'/R)' )' + (Q1 L'/R)')'

Dibujo en el Workbench

Tiempo invertido:

Dos horas en clase aproximadamente tanto en la memoria como en la práctica.


CUESTIÓN:

Si tpd (biestable) son 50ns y l tpd (puertas NAND) es 25ns, determinar la máxima frecuencia de la señal de reloj que se puede aplicar al circuito para que este siga funcionando correctamente.

2puertas NAND : 25ns+25ns= 50ns
1biestable: 50ns
Tiempo mínimo: 50ns+50ns= 100ns
Frecuencia: 1/100= 10MHz

MEMORIA "PRÁCTICA 6"

Objetivos:
-Recordar y aplicar los conocimientos del tema 3 sobre secuenciales y biestables.

Material utilizado:
-Circuitos integrados 4511, 7475 y 7490.
-Dos visualizadores de siete segmentos.
-Una puerta AND.
-Dos interruptores.

Pasos a seguir:

Diseñar un sistema que permita visualizar el turno de espera en una frutería mediante dos dígitos decimales; se utilizará para ello un contador decimal 7490.
Dicho sistema debe ir provisto de un mecanismo que permita saltar uno o varios múmeros sin que aparezcan visualizados, siempre que el vendedor así lo desee. Para ello se utilizará un lach de 4 bits (7475).



Tiempo invertido:

Dos horas de clase, aproximadamente, en la actividad y en la memoria.

MEMORIA "PRACTICA5"

Inmaculada Ramírez de Arellano García.

Arquitectura de equipos y sistemas informáticos

1º STI

• Objetivos:

Recordar y aplicar los conocimientos del tema 3 sobre secuenciales y biestables.

• Material utilizado:

-Circuitos integrados 4511 y 7490.

-Dos visualizadores de siete segmentos.

-Una puerta NOT.

-Dos puertas AND.

-Reloj.

• Pasos a seguir:

Utilizando el contador binario decimal 7490 diseñar sistema que permita visualizar mediante dos dígitos decimales el tiempo disponible durante un concurso que tendrá una duración de 60 segundos. Como decodificador BCD de 7 segmentos utilícese es circuito integrado 4511 así como las puertas necesarias.

• Tiempo invertido:

Dos horas de clase para la práctica en el Workbench y 15 minutos para la memoria.

FERRARI 599